Highlights:

• Vorverifiziertes Hardware- und Software-Subsystem reduziert den Entwurfs- und Integrationsaufwand, verringert das Entwurfsrisiko und verkürzt die Produkt-einführungszeit signifikant.
• Unterstützung für 2.0- bis 7.1-Audiostreams mit 24-Bit-Genauigkeit erfüllt die aktuellsten Audio-Standards.
• Vollständige, integrierte Software-Umgebung ermöglicht nahtlosen Plug-In in die Host-Anwendung.
• Die umfassende Bibliothek von Software-Audio-Codecs...
  [more]]]>Synopsys Wed, 28 Mar 2012 17:11:00 +0200 http://www.hbi.de/en/kunden/synopsys/pressemitteilung/synopsys-stellt-3d-ic-initiative-vor/Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung elektronischer Komponenten und Systeme, hat heute seine Initiative zur Beschleunigung des Entwurf geschichteter Multiple-Die-Silizium-Systeme vorgestellt. Sie basiert auf dem Einsatz der 3D-IC-Integration und hat das Ziel, die Anforderungen schnellerer und kleinerer Elektronikprodukte zu erfüllen, welche weniger Verlustleistung aufweisen. Als Teil seiner 3D-IC-Initiative arbeitet Synopsys eng mit führenden IC-Entwicklungs- und Herstellerfirmen zusammen, um eine umfassende EDA-Lösung, einschließlich verbesserter Versionen seiner IC-Implementierungs- und Schaltkreissimulationsprodukte, zu schaffen und bereit zu stellen.Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung elektronischer Komponenten und Systeme, hat heute seine Initiative zur Beschleunigung des Entwurf geschichteter Multiple-Die-Silizium-Systeme vorgestellt. Sie basiert auf dem Einsatz der 3D-IC-Integration und hat das Ziel, die Anforderungen schnellerer und kleinerer Elektronikprodukte zu erfüllen, welche weniger Verlustleistung aufweisen. Als Teil seiner 3D-IC-Initiative arbeitet Synopsys eng mit führenden IC-Entwicklungs- und Herstellerfirmen zusammen, um eine umfassende EDA-Lösung, einschließlich verbesserter Versionen seiner IC-Implementierungs- und Schaltkreissimulationsprodukte, zu schaffen und bereit zu stellen.

  Die 3D-IC-Technologie ergänzt die konventionelle Transistor-Skalierung und ermöglicht Entwicklern, einen höheren Integrationsgrad zu erzielen, indem mehrere Dies vertikal geschichtet, oder auch in einer Seite-an-Seite-“2.5D”-Konfiguration auf einem Silicon-Interposer angeordnet werden können. Die 3D-IC-Integration verwendet die Through-Silicon-Via-(TSV)-Technologie, eine mehr und mehr aufkommende Verbindungstechnologie, die den traditionellen Wire-Bonding-Prozess bei der...

  [more]]]>Synopsysmartin_stummer@hbi.de Mon, 26 Mar 2012 15:24:00 +0200 http://www.hbi.de/en/kunden/synopsys/pressemitteilung/synopsys-stellt-verification-ip-der-naechsten-generation-fuer-schnellere-soc-verifikation-vor/Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung elektronischer Komponenten und Systeme, hat heute seine Discovery™-Verification-IP-(VIP)-Familie auf Basis der neuen VIPER-Architektur vorgestellt. Discovery-VIP ist vollständig in SystemVerilog geschrieben und bietet native Unterstützung für die UVM-, VMM- und OVM-Methodiken, sowie hohe Performance, einfache Bedienbarkeit und Erweiterbarkeit, um damit die Verifikation der komplexesten System-on-Chip-(SoC)-Designs zu beschleunigen und zu vereinfachen. Die Discovery-VIP-Familie beinhaltet den Protocol Analyzer, eine einzigartige protokoll-bezogene Debugging-Umgebung. Discovery-VIP unterstützt alle gängigen Simulatoren und bietet eine bis zu viermal höhere Performance als andere kommerzielle VIP, außerdem Funktionen zur Konfiguration, Coverage-Analyse und Test-Entwicklung, um die Produktivität von IP- und SoC-Entwicklern zu steigern. Die neueste VIPER-Architektur bildet die Basis für künftige Innovationen im Bereich protokoll-bezogener Verifikation und Validierung auf SoC-Ebene.Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung elektronischer Komponenten und Systeme, hat heute seine Discovery™-Verification-IP-(VIP)-Familie auf Basis der neuen VIPER-Architektur vorgestellt. Discovery-VIP ist vollständig in SystemVerilog geschrieben und bietet native Unterstützung für die UVM-, VMM- und OVM-Methodiken, sowie hohe Performance, einfache Bedienbarkeit und Erweiterbarkeit, um damit die Verifikation der komplexesten System-on-Chip-(SoC)-Designs zu beschleunigen und zu vereinfachen. Die Discovery-VIP-Familie beinhaltet den Protocol Analyzer, eine einzigartige protokoll-bezogene Debugging-Umgebung. Discovery-VIP unterstützt alle gängigen Simulatoren und bietet eine bis zu viermal höhere Performance als andere kommerzielle VIP, außerdem Funktionen zur Konfiguration, Coverage-Analyse und Test-Entwicklung, um die Produktivität von IP- und SoC-Entwicklern zu steigern. Die neueste VIPER-Architektur bildet die Basis für künftige Innovationen im Bereich protokoll-bezogener Verifikation und Validierung auf SoC-Ebene.

  Highlights:   

  • Synopsys Discovery-VIP beschleunigt und vereinfacht die Verifikation der komplexesten System-on-Chip-(SoC)-Designs.
  • Synopsys Discovery-VIP bietet höhere Performance, Debugging- und Coverage-Features, einfache Bedienbarkeit sowie einfache Integration für komplexe SoCs.
  • Synopsys Discovery-VIP ist vollständig in SystemVerilog geschrieben, beinhaltet native Unterstützung für UVM, VMM und OVM, und ist kompatibel zu allen...
    [more]]]>Synopsys Tue, 06 Mar 2012 10:32:00 +0100 http://www.hbi.de/en/kunden/synopsys/pressemitteilung/synopsys-praesentiert-dc-explorer-zur-fruehzeitigen-rtl-untersuchung/Synopsys, Inc. (Nasdaq:SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, stellt heute DC Explorer vor, die neueste Ergänzung der Implementierungsplattform Galaxy™, mit der die Entwicklung hochwertiger Entwurfsdaten signifikant beschleunigt wird. Um die aggressiven Zeitpläne heutiger massiv integrierter Multimillion-Instance-, „Gigascale”-Designs einhalten zu können, benötigen Ingenieure eine RTL-Analyse-Lösung, die ihnen ermöglicht, „Was-Wäre-Wenn“-Analysen unterschiedlicher Design-Konfigutationen schnell und effizient durchzuführen – und das sogar bevor die Entwurfsdaten vollständig sind – und einen besseren Startpunkt für den Implementierungsflow zu schaffen. DC Explorer begegnet dieser Herausforderung mit bis zu 5-fach kürzerer Laufzeit und 10-prozentiger Timing- und Chipflächen-Korrelation zur RTL-Synthese in DC Ultra™. DC Explorer toleriert auch unvollständige Entwurfsdaten und kann daher bereits sehr früh im Entwurfsprozess eingesetzt werden, um die Entwicklung hochwertigen RTL-Codes und Constraints zu steuern und dadurch zu einem in hohem Maße konvergenten Designflow beizutragen. Diese neuen Produktivitätsgewinne, die DC Explorer erzielt, werden von Anwendern beim Meeting der Synopsys Users Group (SNUG™) in San Jose, Kalifornien, USA, herausgestellt.Synopsys, Inc. (Nasdaq:SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, stellt heute DC Explorer vor, die neueste Ergänzung der Implementierungsplattform Galaxy™, mit der die Entwicklung hochwertiger Entwurfsdaten signifikant beschleunigt wird. Um die aggressiven Zeitpläne heutiger massiv integrierter Multimillion-Instance-, „Gigascale”-Designs einhalten zu können, benötigen Ingenieure eine RTL-Analyse-Lösung, die ihnen ermöglicht, „Was-Wäre-Wenn“-Analysen unterschiedlicher Design-Konfigutationen schnell und effizient durchzuführen – und das sogar bevor die Entwurfsdaten vollständig sind – und einen besseren Startpunkt für den Implementierungsflow zu schaffen. DC Explorer begegnet dieser Herausforderung mit bis zu 5-fach kürzerer Laufzeit und 10-prozentiger Timing- und Chipflächen-Korrelation zur RTL-Synthese in DC Ultra™. DC Explorer toleriert auch unvollständige Entwurfsdaten und kann daher bereits sehr früh im Entwurfsprozess eingesetzt werden, um die Entwicklung hochwertigen RTL-Codes und Constraints zu steuern und dadurch zu einem in hohem Maße konvergenten Designflow beizutragen. Diese neuen Produktivitätsgewinne, die DC Explorer erzielt, werden von Anwendern beim Meeting der Synopsys Users Group (SNUG™) in San Jose, Kalifornien, USA, herausgestellt.

    „Die Produktivität in frühen Phasen der Chip-Entwicklung zu steigern, kann unseren IC-Implementierungsflow signifikant beschleunigen,” erklärt Giancarlo Sada, Deputy Manager of the Digital Solutions and Pilot Projects Team of Central CAD and Design Solutions Organization bei STMicroelectronics. „Wir haben DC Explorer auf mehrere Designs in verschiedenen Entwicklungsphasen angewandt und dabei eine mindestens 4-fache Laufzeitverkürzung und zehnprozentige Korrelation zu DC Ultra beobachtet....

    [more]]]>Synopsysmarkus_krause@hbi.de Mon, 28 Mar 2011 15:17:00 +0200 http://www.hbi.de/en/kunden/synopsys/pressemitteilung/synopsys-und-xilinx-kooperieren-bei-der-erstellung-des-industrieweit-ersten-methodology-manuals-fuer-fpga-basierte-prototypenentwicklung-von-soc-designs/Synopsys, Inc. (Nasdaq:SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, und Xilinx, Inc. (Nasdaq:XLNX), der Industrieführer im Bereich programmierbarer Logikbausteine, geben die Verfügbarkeit des FPGA-Based Prototyping Methodology Manuals (FPMM) bekannt, einer praktischen Anleitung zum Einsatz von FPGAs als eine Plattform für System-on-Chip-(SoC)-Entwicklung. Das FPMM erfasst nützliche Entwurfs- und Verifikationsexpertise von Entwicklungsteams der Firmen BBC Research & Development, Design of System on Silicon, S.A. (DS2), Freescale Semiconductor, LSI, Inc., NVIDIA Corp., STMicroelectronics und Texas Instruments (TI), die FPGA-basiertes Prototyping erfolgreich eingesetzt haben, um komplexe ASIC- und SoC-Entwicklungsprojekte zu beschleunigen. Synopsys, Inc. (Nasdaq:SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, und Xilinx, Inc. (Nasdaq:XLNX), der Industrieführer im Bereich programmierbarer Logikbausteine, geben die Verfügbarkeit des FPGA-Based Prototyping Methodology Manuals (FPMM) bekannt, einer praktischen Anleitung zum Einsatz von FPGAs als eine Plattform für System-on-Chip-(SoC)-Entwicklung. Das FPMM erfasst nützliche Entwurfs- und Verifikationsexpertise von Entwicklungsteams der Firmen BBC Research & Development, Design of System on Silicon, S.A. (DS2), Freescale Semiconductor, LSI, Inc., NVIDIA Corp., STMicroelectronics und Texas Instruments (TI), die FPGA-basiertes Prototyping erfolgreich eingesetzt haben, um komplexe ASIC- und SoC-Entwicklungsprojekte zu beschleunigen.

    Um die englische Multimedia-Mitteilung zu sehen, gehen Sie bitte auf: http://www.synopsys.com/Company/PressRoom/Pages/FPMMNR.aspx
    
    Das Handbuch deckt alle Aspekte des FPGA-basierten Prototypings ab, einschließlich des Verständnisses der Herausforderungen und der Vorzüge des Prototypings, der Implementierung eines SoC-Designs mittels FPGAs sowie schließlich seine Anwendung hinsichtlich...

    [more]]]>SynopsysMarkus_Krause@HBI.de Thu, 10 Mar 2011 14:41:00 +0100 http://www.hbi.de/en/kunden/synopsys/pressemitteilung/mazda-setzt-auf-die-virtual-prototyping-loesung-von-synopsys-fuer-die-verifikation-seiner-electronic-control-units/Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, gibt bekannt, dass Mazda Motor Corporation, ein führender Automobilhersteller, die Virtual-Prototyping-Lösung CoMET®-METeor® von Synopsys eingeführt hat, um seine Electronic Control Units (ECUs) zu verifizieren. Über das letzte Jahr hinweg hat Mazda die Umgebung METeor für die Entwicklung von Embedded Software eingesetzt, um die ECU-Systemverifikation in einer virtuellen Umgebung durchzuführen. Dadurch, dass der Testaufwand vom realen Fahrzeug sowie den Hardware-In-The-Loop (HIL) Testsystemen frühzeitig in die virtuelle Welt verlagert wird, ermöglichen die Lösungen von Synopsys Mazda in signifikantem Maße Zeit und Geld zu sparen. Mazda setzt das Entwicklungstool für Virtuelle Prototypen, CoMET, ein, um akkurate Modelle für normalerweise gefährliche Fahrzeug-Tests sowie schwierig reproduzierbare Randbedingungen zu erstellen, und um die Sicherheit, Zuverlässigkeit und Qualität ihrer Steuergeräte zu erhöhen.Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, gibt bekannt, dass Mazda Motor Corporation, ein führender Automobilhersteller, die Virtual-Prototyping-Lösung CoMET®-METeor® von Synopsys eingeführt hat, um seine Electronic Control Units (ECUs) zu verifizieren. Über das letzte Jahr hinweg hat Mazda die Umgebung METeor für die Entwicklung von Embedded Software eingesetzt, um die ECU-Systemverifikation in einer virtuellen Umgebung durchzuführen. Dadurch, dass der Testaufwand vom realen Fahrzeug sowie den Hardware-In-The-Loop (HIL) Testsystemen frühzeitig in die virtuelle Welt verlagert wird, ermöglichen die Lösungen von Synopsys Mazda in signifikantem Maße Zeit und Geld zu sparen. Mazda setzt das Entwicklungstool für Virtuelle Prototypen, CoMET, ein, um akkurate Modelle für normalerweise gefährliche Fahrzeug-Tests sowie schwierig reproduzierbare Randbedingungen zu erstellen, und um die Sicherheit, Zuverlässigkeit und Qualität ihrer Steuergeräte zu erhöhen.

    
    „Heutzutage ist die ECU das wichtigste Gerät in Automobilen, was Performanz und Kosten angeht. Wir benötigen Virtual-Prototyping nicht nur, um die ECU-Entwicklungszeit zu verkürzen und die Kosten zu senken, sondern auch, um unsere ECUs sicherer und zuverlässiger zu machen,” erläutert Mr. Hisayoshi Naito, General Manager, Vehicle Development Division, bei Mazda. „Wir haben die Virtual-Prototyping-Lösung CoMET-METeor wegen ihrer zyklus-genauen Modellierungs- und hoch­-­performanten...

    [more]]]>Synopsysmarkus_krause@hbi.de Tue, 11 Jan 2011 16:42:00 +0100 http://www.hbi.de/en/kunden/synopsys/pressemitteilung/synopsys-neue-version-von-lighttools-steigert-leistungsfaehigkeit-fuer-die-entwicklung-von-beleuchtungen/Highlights:· Zusätzliche Photometrie Typen für Far-Field und Surface Receiver· Generiert gängige photometrische Reports · Anzeige der Beleuchtungsstärkeverteilung im 3D Modell zur schnellen Ergebniserfassung· CIE Farbdifferenz-Analyse zur Berechnung und Optimierung der Farbperformance des Systems · Verbesserte Benutzeroberfläche mit flexibler Anpassung des ArbeitsbereichesHighlights:· Zusätzliche Photometrie Typen für Far-Field und Surface Receiver· Generiert gängige photometrische Reports · Anzeige der Beleuchtungsstärkeverteilung im 3D Modell zur schnellen Ergebniserfassung· CIE Farbdifferenz-Analyse zur Berechnung und Optimierung der Farbperformance des Systems · Verbesserte Benutzeroberfläche mit flexibler Anpassung des Arbeitsbereiches

    Synopsys, Inc. (Nasdaq: SNPS), ein führender Softwareentwickler für die Halbleiterindustrie bringt eine verbesserte Version der bekannten Beleuchtungs-Design-Software LightToolsTM auf den Markt. Insbesondere für Anwendungen in der Allgemeinbeleuchtung und in der Automobilindustrie bietet die neue Version 7.1 neue Design- und Analysemöglichkeiten. Die optimierte Benutzeroberfläche steigert zudem die Produktivität des Anwenders über den gesamten Designprozess hinweg.

    „Mit der Version...

    [more]]]>Synopsysmarkus_krause@hbi.de Mon, 06 Dec 2010 12:29:00 +0100 http://www.hbi.de/en/kunden/synopsys/pressemitteilung/synopsys-verbessert-fpga-synthese-software-synplify-durch-bis-zu-vierfach-kuerzere-laufzeit-und-neue-team-design-faehigkeiten/Synopsys, Inc. (NASDAQ: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, hat heute die Verfügbarkeit verbesserter Funktionen seiner FPGA-Synthesetools Synplify Pro® und Synplify® Premier vermeldet. Die neuen Features der 2010.09-Release verkürzen die Laufzeiten der Logiksynthese und ermöglichen eine raschere Durchführung inkrementeller Designänderungen nach Erstellung der Netzliste. Die umfassende Unterstützung für Synopsys-DesignWare-Library-Datenpfad- und Funktionsbaustein-Komponenten ermöglicht die Verwendung einheitlichen RTL-Codes vom Prototypen bis zur Serienfertigung. Ferner gibt es ein einzigartiges Team Design Interface, das geografisch voneinander entfernten Teams erlaubt, Teile des Designs parallel zu bearbeiten, um so die Performance der Logiksynthese und die Ergebnisqualität ihrer Entwürfe zu erhöhen.Synopsys, Inc. (NASDAQ: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, hat heute die Verfügbarkeit verbesserter Funktionen seiner FPGA-Synthesetools Synplify Pro® und Synplify® Premier vermeldet. Die neuen Features der 2010.09-Release verkürzen die Laufzeiten der Logiksynthese und ermöglichen eine raschere Durchführung inkrementeller Designänderungen nach Erstellung der Netzliste. Die umfassende Unterstützung für Synopsys-DesignWare-Library-Datenpfad- und Funktionsbaustein-Komponenten ermöglicht die Verwendung einheitlichen RTL-Codes vom Prototypen bis zur Serienfertigung. Ferner gibt es ein einzigartiges Team Design Interface, das geografisch voneinander entfernten Teams erlaubt, Teile des Designs parallel zu bearbeiten, um so die Performance der Logiksynthese und die Ergebnisqualität ihrer Entwürfe zu erhöhen.

    “Designer verlangen zunehmend nach kurzer Entwurfsdurchlaufzeit, nach raschem und präzisem Feedback über die Design Performance sowie nach Tools, welche die Produktivität ihrer geografisch verteilten Entwicklungsteams erhöhen”, erklärt Ed Bard, Senior Director des Bereichs Marketing der Solutions Group bei Synopsys. “Wir haben die neuesten Releases von Synplify Pro und Synplify Premier vor dem Hintergrund dieser Anforderungen weiterentwickelt. Entwickler von FPGAs sowohl für den produktiven...

    [more]]]>Synopsysmarkus_krause@hbi.de Tue, 28 Sep 2010 14:55:00 +0200 http://www.hbi.de/en/kunden/synopsys/pressemitteilung/neue-hspice-precision-parallel-technologie-von-synopsys-erzielt-bis-zu-7-fache-beschleunigung-fuer-analogmixed-signal-designs/Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, hat heute die neue Multi-Threading-Technologie HSPICE® Precision Parallel (HPP) vorgestellt, welche eine bis zu 7-fache Simulationsbeschleunigung für komplexe Analog- und Mixed-Signal-Designs erzielt.Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, hat heute die neue Multi-Threading-Technologie HSPICE® Precision Parallel (HPP) vorgestellt, welche eine bis zu 7-fache Simulationsbeschleunigung für komplexe Analog- und Mixed-Signal-Designs erzielt.

    Außer der neuen HPP-Technologie umfasst die HSPICE-2010-Lösung verbesserte Konvergenzalgorithmen, weiterentwickelte analoge Analysefunktionen sowie hersteller-qualifizierte Unterstützung für Process-Design-Kits (PDKs). All dies dehnt die Genauigkeit des goldenen Standards HSPICE auf die Verifikation komplexer Schaltkreise wie Phase-Locked-Loops, SERDES, Datenkonverter, digitale Präzisionsbausteine und Power-Management aus. Mit HSPICE 2010 können Designteams die Corner-Case-Verifikation ihrer...

    [more]]]>Synopsysmarkus_krause@hbi.de Mon, 20 Sep 2010 17:17:00 +0200 http://www.hbi.de/en/kunden/synopsys/pressemitteilung/primetime-2010-scales-timing-analysis-beyond-500-million-instances/Synopsys, Inc. (Nasdaq: SNPS), a world leader in software and IP for semiconductor design, verification and manufacturing, today unveiled new PrimeTime™ HyperScale technology that enables static timing analysis (STA) to scale beyond 500 million instances. PrimeTime HyperScale technology provides design engineers the insight required to solve many of the timing integration and closure problems they face with today’s large system-on-chip (SoC) design flows while delivering a 5 to 10X boost in performance and capacity.Synopsys, Inc. (Nasdaq: SNPS), a world leader in software and IP for semiconductor design, verification and manufacturing, today unveiled new PrimeTime™ HyperScale technology that enables static timing analysis (STA) to scale beyond 500 million instances. PrimeTime HyperScale technology provides design engineers the insight required to solve many of the timing integration and closure problems they face with today’s large system-on-chip (SoC) design flows while delivering a 5 to 10X boost in performance and capacity.

    To view the multimedia news release, please click: http://www.synopsys.com/Company/PressRoom/Pages/NewsRelease.aspx

    PrimeTime HyperScale technology fits seamlessly with today’s large SoC physical implementation flows where designs are implemented in blocks and then assembled at the chip-level for final timing closure and signoff. It improves the timing closure process by providing design...

    [more]]]>Synopsysmarkus_krause@hbi.de Tue, 15 Jun 2010 18:14:00 +0200